Herramientas de usuario
cartucho_flash
Diferencias
Muestra las diferencias entre dos versiones de la página.
| Ambos lados, revisión anterior Revisión previa Próxima revisión | Revisión previa | ||
|
cartucho_flash [25/12/2014 12:38] zako |
cartucho_flash [08/02/2017 21:21] (actual) |
||
|---|---|---|---|
| Línea 42: | Línea 42: | ||
| A partir del diseño anterior, he intentado implementar el funcionamiento del MBC5 en lógica programable. Para ello he elegido un CPLD XC9500 de Xilinx, exactamente el XC9536, compatible con I/O de 5V para simplificar el interfaz con la GB. | A partir del diseño anterior, he intentado implementar el funcionamiento del MBC5 en lógica programable. Para ello he elegido un CPLD XC9500 de Xilinx, exactamente el XC9536, compatible con I/O de 5V para simplificar el interfaz con la GB. | ||
| - | {{:gbcart-cpld.jpg?500|}} | + | |
| + | {{:gbcart-cpld.jpg|}} | ||
| El diseño es funcional en parte, funcionando perfectamente en la GBC, pero con problemas de timing en la DMG y Pocket. Después de revisar el diseño, creo que el problema puede venir de no usar los pines de clock del CPLD para las señales críticas y en su lugar usar pines I/O normales, cuyasnseñales pueden distribuirse asimétricamente por el CPLD. Además habría que añadir más filtrado en los pines de alimentación, etc. | El diseño es funcional en parte, funcionando perfectamente en la GBC, pero con problemas de timing en la DMG y Pocket. Después de revisar el diseño, creo que el problema puede venir de no usar los pines de clock del CPLD para las señales críticas y en su lugar usar pines I/O normales, cuyasnseñales pueden distribuirse asimétricamente por el CPLD. Además habría que añadir más filtrado en los pines de alimentación, etc. | ||
cartucho_flash.txt · Última modificación: 08/02/2017 21:21 (editor externo)
Herramientas de la página
Excepto donde se indique lo contrario, el contenido de este wiki esta bajo la siguiente licencia: CC Attribution-Noncommercial-Share Alike 4.0 International
